SD 8 Gen 1 Plus e SD 7 Gen 1 devem ser lançados em 20 de maio

Nota: O seguinte artigo irá ajudá-lo com: SD 8 Gen 1 Plus e SD 7 Gen 1 devem ser lançados em 20 de maio

Em 20 de maio, o evento de lançamento da Qualcomm está agendado na China. A empresa confirmou a notícia em sua conta oficial do Weibo. A empresa planeja lançar seus chipsets Snapdragon 8 Gen1 Plus e SD 7 Gen1 no evento de lançamento de 20 de maio.

O chipset principal da Qualcomm, o Snapdragon 8 Gen1, está recebendo poucas atualizações e alterações e será lançado no Snapdragon 8 Gen1 Plus. De acordo com os rumores, o processo de fabricação de 4nm da TSMC é adotado na fabricação do novo chipset SD 8 Gen1 Plus; enquanto que no carro-chefe do ano ado foi usado o processo de 4nm da Samsung. Um relatório recente afirmou que o SD 8 Gen1 Plus carrega o número do modelo SM8475.

Espera-se que o núcleo primário do chipset seja o Cortex X2 com frequência de 2,99 GHz. Espera-se que as configurações de núcleo sejam 1 + 3 + 4. Fora isso, o processo terá três núcleos Cortex A710 e quatro núcleos Cortex A510. Algumas atualizações marginais também são esperadas na GPU do chipset.

Já faz um tempo que a empresa vem trabalhando em seu chipset Snapdragon 7 Gen1. No dia 20 de maio será lançado o chipset da série 7. O que esperar do chipset da série 7 ainda está para ser conhecido. Por ser o primeiro modelo da série, nada se pode esperar como quais mudanças estão sendo feitas em relação ao seu primeiro modelo nem nada foi divulgado sobre ele. O processador do Snapdragon 7 Gen1 terá a U incluindo quatro núcleos de desempenho e quatro de eficiência. Os rumores sugerem que o Snapdragon 7 Gen 1 de estreia terá núcleos ARM Cortex A710 e Cortex A510 com clock de 2,3 GHz e 1,8 GHz, respectivamente. Além disso, há rumores de que o processador virá com uma GPU Adreno 662 integrada.

Espera-se um ótimo desempenho do SD 8 Gen 1 Plus, pois seu antecessor é o chipset mais poderoso de seu tempo. Enquanto o SD 7 Gen1 é o primeiro de sua série, ele não possui marcos a serem cruzados ou atrasos esperados para preencher do chipset anterior.